京微雅格(北京)科技有限公司（Capital Microelectronics Co. Ltd.）是在北京市政府及北京经济技术开发区管委会的大力支持下，由北京亦庄国际投资发展有限公司与雅格罗技（北京）科技有限公司共同投资设立，公司于2010年8月注册成立，旨在将公司打造成为国内第一家也是目前唯一一家提供全套自主知识产权FPGA的厂家。

京微雅格作为可配置应用（CAP, Configurable Application Platform）技术的首创者和领导者，致力于为系统制造商提供高集成度、高灵活性、高性价比的可编程逻辑器件、可重构微处理器及相关EDA软件设计工具。目前，片上可配置应用平台CAP分为两个产品线：Agate（嵌入式控制）及CSwitch（电信通讯），并研发出了具备行业竞争优势（高性价比）的独特产品。到目前为止，公司共有Angelo、Astro系列等六款产品面向市场销售，已通过客户试用检验，完成Design-win，形成量产。

京微雅格植根中国，面向世界，形成以北京为公司总部，并分别在上海和美国硅谷设立了研发及销售中心的分散型网络体系。公司在全球范围内引进FPGA领域内高端人才，同时也培养了首批研发可编程技术的本土人才，其中不乏来自毕业于清华大学、北京大学、北航、北邮的优秀人才。为了实现公司的战略计划，公司迫切需要优秀毕业生加盟。

公司可以解决毕业生北京户口问题。

2011年校园招聘职位

EDA Software Engineer EDA 软件工程师

职位职责：

・熟练用C/C++设计与调试先进的大规模EDA 软件；

・建立测试例子和基准，分析与评估；

・建立有效的形式化验证环境。

职位要求：

・硕士以上学历，有相关项目经验；

・扎实的C/C++编程技能，同时具备在Linux/Unix 编程开发经验；

・较强地解决和分析问题的能力，有开发大型软件项目的经验优先；

・有相关EDA 工作经验者优先。

C++ Software Engineer C++软件工程师
职位要求：
・ 重点大学本科以上学历，有相关工作经验，电子工程或者计算机相关专业
・ 良好的C++编程能力，熟悉Qt或者MFC；
・ 熟悉Linux，GCC者优先；
・ 有数字电路设计经验者优先。

IC Logic Design/Verification Engineer IC设计/验证工程师

职责：独立地对ASIC 或 FPGA的优化硬件可重用HDL模型进行描述，设计，执行，并验证。

职位要求：

・硕士以上学历，有在处理器，内存控制其，PCI，或网络相关芯片设计等方面工作经验；

・Verilog，VHDL设计经验丰富，熟练使用逻辑综合，仿真和验证工具；

・熟悉前端设计流程，熟练使用Synopsys' Design Compiler, PrimeTime；

・有很强的脚本语言编程能力，如TCL, perl；

・熟悉FPGA者优先。

IC Back-end Layout Engineer IC后端设计工程师

职位职责：负责复杂数字设计的后端自动或手动布局和时序逼近开发验证工作。开发能自动执行APR的工具流程及脚本。优化结构设计，减少时序逼近风险。

职位要求：

・CS/EE硕士以上学位，有上相关工作经验者优先；

・熟练使用APR工具，时序工具。熟悉模型抽取方法，标准单元库时序模型和脚本语言；

・熟悉复杂片上系统的自动布局布线；

・会使用CAD，能用Primetime 和 Astro者优先；

IC Circuit Designer IC电路设计工程师

职位职责：负责电路性能指标的制定与整个电路设计的执行，以及电路建立，原理图输入，仿真，版图与线路板的管理，测试描述与电路测试。

职位要求：

・E.E硕士学历，具有CMOS电路设计经验者优先；

・熟练使用主要的EDA工具，如SE, Hspice 和 Hsim；

・优秀的中英文交流及文档书写能力；

・有PLL和高速IO设计经验者优先。

FPGA Application Engineer FPGA应用工程师
职位描述: 为更深层次的技术需求提供解决方案，提供设计评估和建议。建立和维护技术资料库，包括技术文档，设计流程及实例。协助开发团队优化并完善公司产品及方案。
职位要求：
・ MSEE, FPGA相关设计经验；
・ 熟悉MCU 产品的硬软件设计；
・ 熟悉Verilog HDL / VHDL语言，熟悉汇编/C语言；
・ 有FPGA系统级构架经验，及熟悉微处理器，存储控制，DSP等相关知识者优先。

Web：www.capital-micro.com

若有意应征相关职位，欢迎来电来邮。

电话：010-82150100转326

Email：ffzang@capital-micro.com

邮件请注明：学校―专业―姓名―应聘职位